У попередній статті (російською) (частина 1) я почав вивчати, що являє собою мікропроцесор 80286 з погляду схемотехніки. У цій статті я продовжую заглиблюватися в його мікроархітектуру, розглядаючи фотографію кристала та будуючи припущення на основі своїх знань. Паралельно я позначаю все, що вдалося зрозуміти, на окремому шарі у Photoshop і готовий поділитися результатом з усіма охочими.
Для кращого розуміння спробуємо розібратися, що це за структури навколо контактних майданчиків чипа. Спочатку трохи теорії: подивимося на спрощену схему вихідного елемента мікросхеми. Залежно від рівня сигналу Uвх., який одночасно подається на затвори обох транзисторів, один із них закривається, а через другий на Uвых. потрапляє потенціал VCC або VSS відповідно, що позначає 1 або 0. Навіщо взагалі потрібні ці транзистори, якщо на виході логічної схеми всі сигнали й так являють собою 0 та 1? Тому що ці сигнали настільки слабкі, що навіть сама доріжка на друкованій платі вже є для них певним навантаженням, не кажучи про підключення одного чи кількох входів логічних мікросхем.
На наступній фотографії неважко помітити, що ці вихідні транзистори (VT1, VT2) мають величезні розміри порівняно з тими, які використовуються для організації логіки всередині самого чипа. Щоправда, на відміну від наведеної вище схеми, тут затвори VT1 і VT2 керуються окремими напругами — U1, U2. Так зроблено тому, що цей вивід може мати третій стан — Z. Переходячи в нього, вивід стає здатним приймати вхідний сигнал (IN), напрямок якого позначено зеленою стрілкою.
Цікаво, що вхідний сигнал CLK без жодних внутрішніх буферів та узгоджень, просто як є, пішов від контактного майданчика по всьому периметру кристала. Дорогою він відгалужується до майданчиків S0, S1, BHE, LOCK, M/IO, COD/INTA, куди тактовий сигнал надходить, імовірно, для стробування вихідних сигналів. Із тією самою метою він подається в буферні елементи шини даних D0-D15. Замкнувши коло, він повертається до майданчика CLK. Я не помітив лише відгалужень до майданчиків шини адреси, але далі побачив, що ці сигнали стробуються вже від головного формувача синхроімпульсів, про який докладніше нижче.
Для синхронізації внутрішніх блоків кристала сигнал CLK проходить через певну схему, яка містить просто-таки величезні багатоколекторні та багатоемітерні транзистори. Схоже, це взагалі найбільші транзистори в усьому кристалі, адже вони синхронізують усі блоки мікроконтролера й повинні витримувати дуже велике навантаження у вигляді тисяч елементів. Судячи з фотографії цього формувача сигналів — чотири величезні транзистори, розбиті на дві пари, а також пари широких провідників, що виходять у різні боки, — ризикну припустити, що один із них повторює синхроімпульси CLK, а другий робить те саме у протифазі.
Я позначив ці сигнали CLK-U та CLK-D — для верхнього й нижнього блоків відповідно. На фотографії стрілками показано напрямки, у яких ці сигнали попарно розходяться. Сумарно площа цих блоків становить близько 1% площі кристала!
У документації зазначено, що всередині CLK ділиться на 2, отже, CLK-U та CLK-D, найімовірніше, працюють на половинній частоті.
Очень занимательно. Спасибо. А почему вы прекратили публикации?
На самом деле осталось еще немного наработанного материала на следующую публикацию, но ковыряние в кристалле отнимает много времени а особого интереса к теме я не увидел, к тому же я застрял на некоторых структурах, не имея хорошей документации по внутреннему устройству, чтобы четко идентифицировать где какой регистр например, хотя и без того там еще много интересного есть конечно.